EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

02260734

PUBLICATION DATE

23-10-90

APPLICATION DATE

30-03-89

APPLICATION NUMBER

01079685

APPLICANT: NEC CORP;

INVENTOR: FUJIMORI NARIHIKO;


INT.CL.

H04L 7/08 H04J 3/06

TITLE

SERIAL DATA TRANSMISSION

SYSTEM



ABSTRACT: PURPOSE: To omit wiring for frame pulse between transmission lines by reproducing a frame pulse from a toothless clock signal and serial data synchronized with the clock signal and to which a fixed bit is inserted at a reception side.

> CONSTITUTION: The serial data transmission system is comprised in such a way that significant (x) (x: natural number) serial data bits whose change points are synchronized with the rise of a clock, the serial data setting (x+2) bits consisting of two fixed bits in which (1, 0) or (0, 1) following the (x) serial data bits continuous as one frame, and a thoothless clock, part of which is toothless, are transmitted from a data transmission side 1, and the frame pulse can be reproduced from the serial data and the toothless clock at the reception side 4. In such a way, it is not required to transmit the frame pulse, and the wiring for frame pulse in the transmission line can be omitted.

COPYRIGHT: (C)1990,JPO&Japio

19 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

平2-260734

®Int. Cl.⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)10月23日

H 04 L 7/08 H 04 J 3/06 Z 6914-5K A 6914-5K

審査請求 未請求 請求項の数 1 (全4頁)

会発明の名称

シリアルデータ伝送方式

②特 顧 平1-79685

20出 願 平1(1989)3月30日

⑫発明者 藤森 也浜晃 ⑪出願人 日本電気株式会社 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目7番1号

四代 理 人 弁理士 山川 政樹 外2名

明 牟田 198

1. 発明の名称

シリアルデータ伝送方式

2. 特許請求の範囲

データ送信側から、変化点がクロックの立上りと同期した有意なェ個(ェ:自然数)のシリアルデータビットと、このェ個のシリアルデータビットと、このェ個のシリアルだした2個のとけて、1,0」または「0,1」の連続した2個のとけないだータと、1フレーム中に1回たカータのエー2番目の固定ビットの表示に1」が「0」になつているクロックを送っているクロックなりで、からでは、では置に相当するによりには置に相当する。とを特徴とするシリアルデータのエー2番目の固定ビット位置に相当することを特徴とするシリアルデータ伝送方式。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は伝送装置に係り、特にシリアルデータ 伝送方式に関するものである。

〔従来の技術〕

従来、この種のシリアルデータ伝送方式は、送信偶装置からクロック信号、シリアルデータおよびデータフレームの同期をとるためのフレームパルスが受信何装置へ送信され、受信何ではクロック信号、シリアルデータをよびフレームパルスからシリアルデータの同期分離多重を行う方法となっていた。

[発明が解決しようとする課題]

上述した従来のシリアルデータ伝送方式では、 フレーム同期をとるためのフレームパルスをクロ ツク信号、シリアルデータとは別様で送る方法を とつているので、チャネル数が多いと装置間、装 置内の配線が複雑になるといり課題があつた。

[課題を解決するための手段]

本発明のシリアルデータ伝送方式は、データ送 信側から、変化点がクロックの立上りと同期した 有意なェ個(ェ:自然数)のシリアルデータビッ

-197-

トと、この x 個の シリアルデータビット に続く「1,0」または「0,1」の連続した 2 個の固定ビットからなる x + 2 ビットを1フレームとする シリアルデータと、1フレーム中に1回,上記シリアルデータの x + 2 番目の固定ビット位置に相当するパルス「1」が「0」になつているクロックをと上記1フレーム中に1回,シリアルデータとよ記1フレーム中に1回,シリアルデータの x + 2 番目の固定ビット位置に相当するパルス「1」が「0」になつているクロックからフレームパルスを再生するものである。

(作用)

本発明においては、装置間または装置内のシリ・アルデータ伝送において、1フレーム中に1回,シリアルデータのエ+2番目の固定ピット位置に相当するパルスの「1」か「0」になつているクロック信号と、それに同期した固定ピットを挿入されたシリアルデータから、受信倒でフレームパルスを再生する。

[実施例]

シリアルデータピントと、このェ個のシリアルデータピントに続く「1,0」または「0,1」の連続した2個の固定ピントからなるエ+2ピントを1フレームとするシリアルデータと、パルスの一部が抜けた歯抜けクロンクを送信し、受信側にかいて、上記シリアルデータと上記歯抜けクロンクからフレームパルスを再生するように構成されている。

このように、本発明のシリアルデータ伝送方式は、送信装置より、パルスの一部が抜けた歯抜けクロック信号と、この歯抜けクロック信号の歯抜け部分に対するデータが固定されたピットとなつているシリアルデータを伝送し、受信装置において、歯抜けクロック信号と固定ピットを含むシリアルデータよりフレームパルスを再生するフレームパルス再生回路5を有している。

第2図は第1図の動作説明に供するタイムチャートで、(a)は送信部入力クロック6を示したものであり、(b)は送信部入力フレームパルス7、(c)は送信部入力データ8、(d)は伝送路クロック9、(a)

以下、図面に基づき本発明の実施例を詳細に説明する。

第1図は本発明の一実施例を示すプロック図で ある。

図において、1はデータ送信部で、1フレーム中に1回、シリアルデータのx+2番目(x:自然数)の固定ビット位置に相当するパルスの「1」が「0」になつているクロック(以下、歯抜けクロックと呼称する)発生回路2と固定ビット挿入回路3を内蔵している。4はデータ受信部で、パルスの一部が抜けた歯抜けクロック信号と固定ビットを含むシリアルデータよりフレームパルスを再生するフレームパルス再生回路5を内蔵している。

6 は送信部入力クロックを示し、7 は送信部入力フレームパルス、8 は送信部入力データ、9 は 伝送路クロック、1 0 は伝送路データ、1 1 は受信部出力クロック、1 2 は再生フレームパルス、1 3 は受信部出力データを示す。

そして、データ送信例から、変化点がクロック の立上りと同期した有意な×個(×:自然数)の

は伝送路データ10、(1)は受信部出力クロック11、(g)は再生フレームパルス12、(a)は受信部出力データ13を示したものである。そして、(a)にかける(f)かよび(a)にかける(r)はそれぞれ固定ビットを示す。

つぎにとの第1図に示す実施例の動作を第2図 を参照して説明する。

まず、データ送信部1へ入力される送信部入力タ 8 (第2図(a)参照)、送信部入力データ 8 (第2図(a)参照)は、歯抜けクロック発生回わった 3 によつて送信部入の 2 にかけった 3 によって 3 によって 3 になって 3 になって 4 になって 5 にない 5 になって 5 にない 5 になって 5 にない 5

ロックパルスがインヒビットされる。

つぎに、データ受信部 4 では、フレームバルス 再生回路 5 により伝送路 クロック 9 と伝送路データ 1 0 から再生フレームバルス12 (第 2 図 (g) 診照), 受信部出力データ 1 3 (第 2 図 (l) 診照), 再生フレームバルス1 2 , 受信部出力データ 1 3 がデータ 2 保証の 2 で 2 で 2 で 3 がデータ 2 保証 4 から出力される。

第3図は第1図におけるフレームパルス再生回 路5の構成例を示すブロック図である。

この第3図において第1図と同一符号のものは相当部分を示し、14はインパータ、15,17,18はフリップフロップ、16は伝送路データ10とフリップフロップ15の出力を入力とする排他的論理和回路(EX ORゲート)である。そして、15は反転クロックを示し、20はリタイミングデータ、21は不一致パルスを示す。

第4図は第3図の動作説明に供するタイムチャートで、(a)は伝送路クロック3を示したものであり、(b)は伝送路データ10、(c)は反転クロック19、

かいて再度リタイミングを行い、受信部出力データ13 (第4図(s)参照)として出力される。

このようにして、パルスの一部が抜けた歯抜け クロック信号と、クロック信号に同期した固定ピットを挿入されたデータからフレームパルスを再 生することにより、フレームパルスを伝送する必 要を無くすことができる。

〔発明の効果〕

以上説明したように本発明は、装置間または装置内のシリアルデータ伝送において、歯抜けクロック信号と、それに同期した固定ビットを挿入されたシリアルデータから、受信側でフレームパルスを再生することにより、伝送路間のフレームパルス用配線を省路でき、配線本数を低波することができる効果がある。

4. 図面の簡単な説明

第1図は本発明の一実施例を示すプロック図、 第2図は第1図の動作説明に供するタイムチャート、第3図は第1図におけるフレームパルス再生 回路の構成例を示すプロック図、第4図は第3図 (d)はリタイミングデータ20、(e)は不一致パルス 21、(f)は再生フレームパルス12、(g)は受信部 出力データ13を示したものである。

そして、第4図(e)における不一致パルス21内の斜級部は不定を表わす。

つぎに第3図に示すフレームパルス再生回路の 動作を第4図を参照して説明する。

この、第3図に示す回路に入力された伝送路データ10(第4図(b)参照)は、インパータ14によつて反転した反転クロック18(第4図(c)参照)で、フリップフロップ15にかいてリタイミングされ、この結果リタイミングデータ20(第4図(d)参照)と伝送路データ10の不一致をEXORゲート18で検出する。

そして、この EX OR ゲート 1 6 出力の不一致 パルス 2 1 (第 4 図 (e) 参照) を、伝送路 クロック 8 (第 4 図 (a) 参照) でフリップフロップ 1 7 にお いて再度リタイミングすることにより、再生フレ ームペルス 1 2 (第 4 図 (f) 参照) を再生し、リタ イミングデータ 2 0 は、フリップフロップ 1 8 に

の動作説明に供するタイムチャートである。

1・・・・データ送信部、2・・・・歯抜けクロック発生回路、3・・・・固定ピット挿入回路、4・・・・データ受信部、5・・・・フレームバルス再生回路、6・・・・送信部入力クロック、7・・・・送信部入力フレームバルス、8・・・・送信部入力データ、9・・・・伝送路クロック、10・・・・伝送路データ、11・・・・受信部出力クロック、12・・・再生フレームバルス、13・・・・受信部出力データ。

符件出版人 日本電気株式会社

砂

-199-

代理人

特閒平2-260734(4)

